藍色情懷

“嵌入式系統”一詞，八Ｏ年代中期由Intel公司率先使用，但其本質上已從最早的PCB-level，已漸走至Chip-level。過去只須採用泛用 型微控制器，或嵌入式微處理器如ASIC、DSP和FPGA等可配置作業系統的半導體產品，兜在一塊電路板上即可稱之，但今天卻須將諸多IP在整合在同一 塊晶片中才見真章。近年來，一些原來用在PC機上的X86架構CPU也轉戰此一市場，使嵌入式系統的核心出現了群雄割據的局面。

同時，在組成份子上也起了微妙的變化，微控制器已退居配角，而改由RISC與DSP雙核複合而成的32位元微處理器來主導。新一代嵌入式系統的主要特徵 是：繼承了整個PC時代的煇煌成就，將IT技術移植電子領域中；由於全球通聯網中有許多通信協定，以及多媒體的MP3、JPEG、MPEG等所採用的標準 資料格式及各種庫函數都使用32位元的格式和編程軟體，也註定了嵌入式系統必須蕭規曹隨32位元微處理器的命運。

除了MCU和DSP，一些ASIC晶片也成為某些專業領域嵌入式平台的核心晶片，例如多媒體處理器就已經成為多媒體嵌入式系統的核心晶片(如 Renesas的SH-Mobile處理器)。由於它的內部架構專門針對音頻及視頻應用設計，是一個影音處理的ASIC晶片，因此，在多媒體音視頻處理方 面具有速度快、成本低、功耗低等特點。不過，它不能進行線上升級，因此要在最初設計時就要顧及未來發展的需求；於是以可編程彈性著稱的FPGA廠商便有了 一展長才的舞台。

可配置的自由度是重點
嵌入式軟體的開發流程包括：代碼編程、交叉編譯、交叉連接、下載到目標板、測試等幾個步驟，而處理器往往是嵌入式系統最終性能表現優劣的關鍵。為了兼顧功能性和生產彈性，除了架構化ASIC的出現，FPGA廠商也推出 “微處理器+可編程邏輯” 的 “可配置平台” 以因應。FPGA因可將整個微處理器、周邊裝置，連同程式碼一起整合到FPGA中，實現小型化和低功耗化的效果，故在行動裝置的市場上佔有一席之地，以下茲就幾家FPGA大廠的解決方案做一簡略介紹。

巧妙各有不同
◎Actel
綜觀這幾家大廠的策略，Actel原本只聚焦於8位元的微處理器，但有鑑於FPGA用戶長久以來，一直希冀將32位元的嵌入式處理器建構於IP軟核中，故於今年年初與ARM共同於舊金山所舉行的嵌入式系統會議(ESC)正式簽訂合約，提供32位元ARM7? Thumb?系列微處理器，供Actel的FPGA客戶群使用。

透過此次合作，Actel將推出建置ARM7系列微處理器軟核的FPGA第一代版本，並運用於各種包括從大量的消費性電子應用，至高效能、可靠度高的產 品；ARM7家族產品將可以內建於FPGA系列消費性電子產品中，包括針對ASIC與產品原型的FPGA開發平台、以及昔日因為低量而無法建置ARM處理 器的應用。根據此項合作協議，Actel將以ARM技術開發FPGA的家族產品，並於今(2005)年推出第一批元件。採用Actel FPGA元件並具備特殊安全功能的用戶，將可以取得ARM7家族處理器的軟性核心。此外，開發商也將得益於Actel Libero與ARM RealView?工具所提供的端對端整合解決方案，加速產品開發速度、強化產品功能性，以達到最佳的設計效能。

◎Altera
Altera在Cyclone II元件中內建Nios II嵌入式CPU內核，能達到超過100 DMIP的性能；最大的Cyclone II元件內具有多達68,416個邏輯單元，單個元件內可嵌入多個Nios II內核。每個內核都可執行一個作業系統，並透過一個乙太網連接提供遠端升級和FPGA配置，進行資料和I/O處理。另為因應價格敏感的市場，Altera更基於成功的第一代Nios處理器，在Cyclone II元件中內建Nios II 處理器，讓消費電子、通訊、工業、汽車和無線市場領域都獲益於嵌入式軟核處理器與低成本FPGA兩者之長，特別是數位多媒體閘道、低階交換機/路由器，以及汽車娛樂系統等應用，更是受惠良多。
Altera公司的策略明顯側重於軟核的發展，希望透過Nios系列CPU自身版本間的差異與不同層次可編程元件之間的組合，為客戶提供多元選擇；透過自定義指令、硬體加速、用戶化開關設置和不同的處理器性能，設計者能達到任何性能目標。

根據可編程邏輯密度和周邊模組的不同，Altera將Nios II嵌入式處理器又區分為三個型號：高性能內核(Nios II/f，快速型)、低成本內核(Nios II/e，經濟型)和性價比均衡內核(Nios II/s，標準型)。這三個內核支持同一個免費授權，共用一個通用的32位元指令集架構(ISA)，100%相容二進位碼，其 “一網打盡”的通吃策略似不言可喻。另值得一提的是，Altera的SOPC Builder系統開發工具為開發人員提供一個功能強大的平台，從標準的和用戶自定的IP功能集構造可編程單晶片系統(SOPC)，這個IP功能集支持超過60個Altera和AMPPSM合作夥伴提供的周邊設備。利用SOPC Builder、Cyclone II開發人員能輕鬆將元件整合至單一系統，包括處理器、周邊設備、晶片內外的記憶體介面，以及用戶定義的邏輯。

◎Xilinx
而在FPGA市佔率獨大的Xilinx，在PowerPC微處理器硬核的推廣上不遺餘力，從其在所有Virtex-Ⅱ Pro元件中都加入PowerPC內核的策略則不難看出；此舉的好處在於：不論客戶目前的設計需要微處理器內核與否，都是該產品的潛在使用者的潛力。相對 於傳統僅能執行作業的軟體功能，透過為整合式雙PowerPC處理器所建置的創新APU(輔助處理單元)控制器，Xilinx表示，Virtex-4 FX平台是業界唯一具備雙重32位元嵌入式PowerPC，其運算效能最高可達450 MHz和超過700 Dhrystone MIPS，因此能提供比其他90奈米FPGA元件內的處理器高出三倍的效能。整合兩組具有10/100/100Mps傳輸率且具備UNH認證資格的乙太網 路MAC核心更進一步為Virtex-4 FX12增加了系統通訊及管理的功能。

日前甫為Xilinx創下30億美元銷售佳績的Virtex系列產品，使用先進的90奈米Virtex-4多重平台式FPGA系列產品，可讓客戶根據其應 用以選擇資源的最佳配置。Virtex系列產品已被廣泛運用在無線基地台與其他通訊設備，以及高階的消費者電子產品和汽車電子領域。此外，最新一代的 Virtex-4系列產品可提供使用者邏輯、嵌入式設計、DSP與高速序列收發器等齊全功能的可編程平台，且這些功能還享有完整的硬體、軟體設計工具以及 IP核心的支援。

IC設計服務產業崛起
如果只是反射性地把一個原來的設計轉移到另一個產品設計中去，可能會帶來很多問題；假如這個設計沒有考慮到設計的可複用性，且缺乏足夠的文件說明，那麼改 寫該設計花費的時間可能比重新寫一個更累人，這也是提供設計服務的廠商的價值所在。特別是在微處理器的開發，很少的公司會考慮親自動手做，因為複雜的嵌入 式微處理器開發時間多以年計，於是購買一個現成的解決方案便成了最好的選擇。

把一個作業系統移植到新的設計中來是一項艱鉅的任務，必須對系統平台和作業系統本身的特性瞭若指掌。因此，除了重覆使用IP之外，設計平台已經成為系統SoC設計的另一種可選擇的解決方案。成立於1993年的智原科技(Faraday Technology)，為國內第一個提供IP、客戶訂製特殊應用積體電路(ASIC)及設計服務(ASIC Design Service)等IC設計服務公司，其重要的IP產品包括：32-bit RISC CPU、DSP、PHY/Controller for USB 2.0、USB OTG、Serial ATA、Ethernet、PCI Express、Cell Library、Memory Compiler、PLL、AD/DA和Memory Card Controller等數百個周邊數位及混合訊號IP。

智原表示，因為牽涉到製程的問題，故IP Core Provider和晶圓廠的關係是很重要的；特別是製程繁複的類比產品，要轉單到其他foundry更是不容易。把眼界放大到整個嵌入式平台來看，除了微 處理器這個一線主角外，作業系統、軟硬體驅動程式、memory、PLL等周邊IP，以及元件庫(library)的配合亦不容忽視，這也是為何當初 ARM要花重金買下Artisan的原因；為的就是Artisan和台積電緊密唇齒關係所對元件庫的挹助，可補足上游IP供應商與下游晶圓廠之間的缺口。 只要經過Artisan Silicon Proven，幾乎就等同獲得TSMC compatible的保證。

智原目前的業務方向分為兩大區塊：ASIC和IP，兩者在營運模式上有所不同；前者是在tape out後向晶圓廠收取費用，後者則是將IP core賣給客戶後，由客戶自行進行佈局及投片，收款對象是IC design house本身。繼去年快速回應市場需求推出MPEG-4的模組後，因看好graphic功能(例如2D/3D)、遊戲機台和數位廣播的發展，智原亦正積 極佈局相關產品線。對小型IC設計公司來說，要獨立負擔IP核心的採購作業是很耗費心力的，即使千辛萬苦找到最適方案，也容易遭遇晶片面積和電源未經最佳 化的困境；此時向擁有豐富經驗的設計服務廠取經，未嘗不是一條明路。然而，當要考慮尋找設計服務業者時，下列的考量點是很重要的：
．嵌入式模組的相關IP是否充裕方便差異化產品特性？
．晶圓投片成本的權衡，這又和晶圓廠的製程能力息息相關；
．轉廠的便利性如何？因此有許多IC design house會尋求所謂的T-like或U-like的晶圓廠 “投靠”，以備產能不時之需；這在景氣熱潮時尤為明顯。

智原特向ARM授權申購V4指令集，不惜砸下重金自行編寫RTL做成硬核，且據以layout發展微處理器，即是著眼於長期發展所致，這在國內是不多見的。為實現對SoC客戶提供最佳品質CPU Core的承諾，智原科技於今年五月間宣布，已成功運用Synopsys(新思科技)的VCS?全系列RTL驗證解決方案和Vera R測試平台自動化工具。採用新思科技的VCS RTL驗證解決方案的code coverage功能，可快速便捷地檢驗出RTL驗證的完整度；而Vera則有助建立一個完整的驗證環境，以確認當初所定義的functional coverage是否都能達到目標，有效提升智原32位元RISC-based FA 5 CPU Core驗證之整體效率。

對所有的開發團隊而言，如何確保設計的穩定是非常重要的。智原科技已加入Cadence(益華電腦)的OpenChoice IP計畫，共同開發一系列經過驗證的元件資料庫(library views)，這些元件資料庫是針對聯電的130奈米Fusion製程，提供客戶數位化IC實現及訊號完整性作業能力。此外，在實體層IP上，智原為協助 客戶提升產品競爭力，針對需求量大的裝置端應用產品，智原日前針對USB裝置端應用；配合智原科技長期累積的豐富USB IP量產測試經驗，此IP可搭配廉價的量產測試環境，為客戶省下可觀的機台測試費用。

結語
開發商需要在產品的整個生命期間投資進行支援與維護。IC設計的第一個步驟是評估一個IP內核是否滿足設計需求，多數情況下，IP都需要根據目標應用進行 重新配置或重新設計。即使IP供應商通過了嚴格的驗證審核，SoC設計者也必須建立一個自己的本地環境，驗證協定的功能和符合性，特別是對內核的修改。

其次，在確定IP可按協定規格正常工作後，工程師必須將其與設計整合，進行系統級驗證。設計者必須在系統級測試平台內建立一個產生流量方案的機制，以驗證 系統級性能和功能。對於晶片與晶片間的介面，設計者還需要建立其他裝置的完整模型和符合性。對於多種IP區塊的典型SoC來說，功能驗證約須佔用70%的 開發週期，設計者不可能為每個協定IP都建立一個新的符合性測試平台和系統級流量產生器。於是，“可配置”(Configurable)的念頭正在啟動工 業界的設計靈感。

當FPGA廠商正在為 “吃軟還是吃硬？” 的問題躊躇時，有人已經考慮採用一種新架構在系統的 “更底層” 實現可配置性。前述ARC和Tensilica的架構即為一例。以往的構想僅圍繞在 “以微處理器為核心，再在其週邊用可編程邏輯實現客戶化設計” 的思維打轉，但現在一種新的構想是，將可編程邏輯加到微處理器自身的架構中去，直接對微處理器的性能進行最佳化，重新組態。最後，IP reuse的重要性已不容抹滅，在各界高聲疾呼籌組IP Pool或IP mall的同時，不少人都希望借重政府的力量出來主導；但吊詭的是，即使政府有心成全，卻又容易引來業界 “挑不對貨”的奚落。若能廣納業界饒富經驗的先進共襄盛舉，相信台灣的IC設計未來必有可為。